คู่มือฉบับสมบูรณ์สำหรับการทดสอบชิ้นส่วน IC โดยใช้เครื่องมือทดสอบ ESD CDM สำหรับชิ้นส่วน IC ขั้นสูง

นามธรรม
ในระหว่างกระบวนการผลิต การขนส่ง และการประกอบชิปเซมิคอนดักเตอร์ การปล่อยประจุไฟฟ้าสถิตแบบจำลองอุปกรณ์ที่มีประจุ (Charged-Device-Model ESD) เป็นสาเหตุสำคัญของความล้มเหลวที่ไม่คาดคิดของวงจรรวม ความล้มเหลวดังกล่าวมีลักษณะที่ซ่อนเร้นสูง ระยะเวลาพัลส์สั้นมาก และยากต่อการจำลองความล้มเหลว การทดสอบแบบจำลองร่างกายมนุษย์ (Human-Body Model: HBM) และแบบจำลองเครื่องจักร (Machine Model: MM) แบบดั้งเดิมไม่สามารถครอบคลุมความเสี่ยงของความล้มเหลวดังกล่าวได้อย่างเต็มที่ อุปกรณ์ทดสอบ ESD แบบจำลองอุปกรณ์ที่มีประจุสำหรับส่วนประกอบ IC (IC Component CDM ESD Testing Equipment) จำลองปรากฏการณ์การปล่อยประจุชั่วคราวเมื่ออุปกรณ์ที่มีประจุสัมผัสกับตัวนำที่ต่อลงดิน และทำการประเมินความทนทานต่อไฟฟ้าสถิตสำหรับส่วนประกอบ IC บทความนี้จะกล่าวถึงเรื่องนี้ LISUN เครื่องจำลอง ESD-CDM เซมิคอนดักเตอร์ โดยมีหัวข้อวิจัยคือ หลักการทำงาน องค์ประกอบของฮาร์ดแวร์ การปฏิบัติตามมาตรฐาน ขั้นตอนการทดสอบที่สมบูรณ์ และคุณค่าในการประยุกต์ใช้ทางวิศวกรรมของอุปกรณ์ทดสอบ ESD CDM สำหรับชิ้นส่วน IC เพื่อเป็นข้อมูลอ้างอิงการทดสอบที่ครบถ้วนและนำไปใช้ได้จริงสำหรับการวิจัยความน่าเชื่อถือ การตรวจสอบคุณภาพการผลิตจำนวนมาก และการรับรองมาตรฐานสากลของอุปกรณ์เซมิคอนดักเตอร์

บทนำ

ในระหว่างการจัดการบนสายการผลิต การขนส่งบรรจุภัณฑ์ และการประกอบอัตโนมัติ ชิปเซมิคอนดักเตอร์จะสะสมประจุไฟฟ้าสถิตผ่านแรงเสียดทานและการเหนี่ยวนำสนามไฟฟ้า เมื่อขาของอุปกรณ์สัมผัสกับอุปกรณ์ต่อลงดิน แผ่น PCB หรือชิ้นส่วนโลหะของอุปกรณ์อัตโนมัติ จะเกิดการปล่อยประจุชั่วคราวในระดับนาโนวินาที ซึ่งเรียกว่าการปล่อยประจุไฟฟ้าสถิตในโหมดอุปกรณ์ที่มีประจุ (CDM) พัลส์การปล่อยประจุโดยทั่วไปจะมีระยะเวลาน้อยกว่า 1 นาโนวินาที โดยมีกระแสสูงสุดถึงหลายสิบแอมแปร์ แม้ว่าพลังงานการปล่อยประจุโดยรวมจะต่ำ แต่ความหนาแน่นของพลังงานนั้นสูงมาก ซึ่งอาจทำให้ชั้นออกไซด์ของเกตของชิปเสียหายโดยตรง และส่งผลให้วงจรภายในไหม้ พารามิเตอร์เปลี่ยนแปลง หรือการทำงานล้มเหลวอย่างถาวร ชิปจำนวนมากทำงานได้อย่างถูกต้องหลังจากการตรวจสอบจากโรงงาน แต่กลับเกิดข้อผิดพลาดที่ไม่สามารถอธิบายได้หลังจากการใช้งานและการประกอบ ปัญหาดังกล่าวส่วนใหญ่เกิดจากความเสียหายแฝงที่เกิดจากแรงกระแทกไฟฟ้าสถิต CDM ซึ่งแทบจะไม่สามารถตรวจพบได้ด้วยการตรวจสอบด้วยสายตาแบบทั่วไป

อุปกรณ์ทดสอบ ESD แบบดั้งเดิมส่วนใหญ่มุ่งเน้นไปที่แบบจำลองร่างกายมนุษย์และแบบจำลองเครื่องจักร สถาปัตยกรรมของอุปกรณ์และความสามารถในการเก็บรวบรวมรูปคลื่นไม่สามารถตอบสนองความต้องการการทดสอบ CDM ที่เข้มงวดได้ และมักมีข้อเสีย เช่น ขั้นตอนการใช้งานที่ยุ่งยาก ความเสถียรของรูปคลื่นการคายประจุไม่เพียงพอ และข้อผิดพลาดในการควบคุมแรงดันไฟฟ้าสูง อุปกรณ์ทดสอบ ESD CDM สำหรับส่วนประกอบ IC ได้รับการพัฒนาขึ้นเป็นพิเศษสำหรับสถานการณ์การคายประจุแบบสัมผัสของอุปกรณ์ที่มีประจุ โดยใช้การออกแบบแบบบูรณาการของการฉีดประจุและการคายประจุแบบสัมผัส ทำให้สามารถควบคุมแรงดันไฟฟ้าในการชาร์จและความเร็วในการสัมผัสการคายประจุได้อย่างแม่นยำ สามารถเก็บรวบรวมรูปคลื่นกระแสไฟฟ้าชั่วคราวได้อย่างสมบูรณ์ วัดขีดจำกัดความทนทานต่อการกระแทกทางไฟฟ้าสถิต CDM ของชิป ระบุข้อบกพร่องในการออกแบบอุปกรณ์ล่วงหน้า และลดโอกาสการเกิดความล้มเหลวในขั้นตอนการผลิตและการใช้งานจำนวนมากในภายหลัง

สถาปัตยกรรมฮาร์ดแวร์และพารามิเตอร์หลักของอุปกรณ์ทดสอบ ESD CDM สำหรับชิ้นส่วน IC

สมบูรณ์ LISUN ระบบจำลอง ESD-CDM สำหรับเซมิคอนดักเตอร์ประกอบด้วยหน่วยหลักสามส่วน ได้แก่ แหล่งจ่ายไฟ DC แรงดันสูง ตัวเครื่องทดสอบ และหัววัดทดสอบไฟฟ้าสถิต อุปกรณ์นี้สามารถทำการทดสอบในโหมด CDM ได้อย่างอิสระ นอกจากนี้ยังสามารถใช้ตัวเครื่องทดสอบร่วมกับเครื่องจำลอง ESD-883D สำหรับเซมิคอนดักเตอร์เพื่อขยายการทดสอบแบบผสมผสานที่ครอบคลุมโหมด CDM, HBM และ MM และตอบสนองการประเมินความไวต่อไฟฟ้าสถิตของอุปกรณ์แบบหลายมิติ แหล่งจ่ายไฟ DC แรงดันสูงจะจ่ายแรงดันสูงบวกและลบที่ควบคุมได้เพื่อทำการชาร์จแบบเหนี่ยวนำสนามไฟฟ้าให้กับอุปกรณ์ที่กำลังทดสอบ ตัวเครื่องทดสอบจะยึด IC ที่กำลังทดสอบไว้ และมีโครงสร้างปรับตำแหน่งแบบ 3 มิติและโครงสร้างป้องกันฉนวนแรงดันสูง หัววัดทดสอบไฟฟ้าสถิตจะทำการปล่อยประจุแบบสัมผัสและมีตัวลดทอนสัญญาณเพื่อส่งสัญญาณรูปคลื่นกระแสการปล่อยประจุสำหรับการบันทึกและวิเคราะห์ด้วยออสซิลโลสโคปภายนอก พารามิเตอร์ฮาร์ดแวร์ที่สำคัญของอุปกรณ์สรุปไว้ในตารางด้านล่าง

ระบบป้องกันแรงดันสูงถูกติดตั้งอยู่ภายในตัวเครื่องทดสอบหลัก แผ่นเหนี่ยวนำแรงดันสูงได้รับการหุ้มฉนวนเพื่อหลีกเลี่ยงความเสี่ยงด้านความปลอดภัยที่เกิดจากการรั่วไหลของแรงดันสูงและรับประกันความปลอดภัยของผู้ปฏิบัติงาน แผ่นเหนี่ยวนำแรงดันสูงร่วมกับแผ่นฉนวน FR4 ประกอบกันเป็นแท่นวางทดสอบ วัสดุ FR4 ตรงตามข้อกำหนดของ JEDEC สำหรับวัสดุแท่นวางทดสอบ CDM และสร้างสนามเหนี่ยวนำไฟฟ้าสถิตที่สม่ำเสมอและเสถียรเพื่อให้แน่ใจว่ามีการกระจายประจุอย่างสม่ำเสมอในอุปกรณ์ระหว่างการชาร์จ หัววัดทดสอบไฟฟ้าสถิตมีเส้นผ่านศูนย์กลาง Φ1.5 มม. และระยะการยืดหดได้ประมาณ 3 มม. เข้ากันได้กับแพ็คเกจเซมิคอนดักเตอร์หลักๆ รวมถึง DIP, SOP, QFP, BGA และ TO หัววัดมีตัวลดทอนสัญญาณเฉพาะ และมีอินเทอร์เฟซการรับสัญญาณสำหรับการเชื่อมต่อกับออสซิลโลสโคปโดยตรงเพื่อจับภาพรูปคลื่นพัลส์การปล่อยประจุระดับนาโนวินาที อุปกรณ์นี้ติดตั้งหน้าจอสัมผัส Android ภาษาจีน-อังกฤษสำหรับการกำหนดค่าพารามิเตอร์ด้วยการคลิกเพียงครั้งเดียว ข้อมูลการทดสอบ เช่น รูปคลื่นแรงดันและกระแสไฟฟ้าสามารถจัดเก็บได้โดยตรงเพื่อปรับปรุงความสามารถในการทำซ้ำและประสิทธิภาพของการทดสอบ

ระบบมาตรฐานการทดสอบที่ใช้บังคับ

LISUN ESD-CDM ซึ่งเป็นอุปกรณ์ทดสอบ ESD สำหรับส่วนประกอบ IC นั้น เป็นไปตามมาตรฐานการทดสอบการปล่อยประจุไฟฟ้าสถิต CDM ที่สำคัญทั้งในประเทศและต่างประเทศ มาตรฐานสากล ได้แก่ ANSI/ESDA/JEDEC JS-002-2014, IEC 60749-28:2022, AEC-Q100-011, EIA/JESD22-C101 และ JEITA ED-4701/300 วิธีทดสอบ 305 ส่วนมาตรฐานในประเทศที่เกี่ยวข้องคือ GB/T 4937.28-2024 อุปกรณ์เซมิคอนดักเตอร์ - วิธีทดสอบทางกลและสภาพภูมิอากาศ - ส่วนที่ 28: การทดสอบความไวต่อการปล่อยประจุไฟฟ้าสถิต - แบบจำลองอุปกรณ์ที่มีประจุ ซึ่งแปลงมาจาก IEC 60749-28:2022 โดยตรง สำหรับชิปเกรดรถยนต์ วงจรรวมเกรดผู้บริโภค และสารกึ่งตัวนำกำลัง อุปกรณ์ทดสอบ ESD CDM สำหรับส่วนประกอบ IC นี้ สามารถใช้สำหรับการจำแนกประเภทความไวต่อไฟฟ้าสถิต CDM ระดับส่วนประกอบ การตรวจสอบความน่าเชื่อถือ และการทดสอบเพื่อรับรองโดยบุคคลที่สาม และข้อมูลการทดสอบที่ได้สามารถนำไปใช้ในรายงานการรับรองได้โดยตรง

ขั้นตอนการทดสอบ CDM ที่สมบูรณ์สำหรับชิ้นส่วน IC

การทดสอบ CDM อย่างเป็นทางการบนชิ้นส่วน IC ต้องปฏิบัติตามข้อกำหนดมาตรฐานอย่างเคร่งครัด เพื่อควบคุมเงื่อนไขสำคัญ เช่น ความแม่นยำในการกำหนดตำแหน่ง เวลาการตั้งค่าการชาร์จ และความเร็วในการเคลื่อนที่ของโพรบ และลดข้อผิดพลาดในการทดสอบที่เกิดจากการทำงานด้วยมือให้เหลือน้อยที่สุด ขั้นตอนที่หนึ่งคือการติดตั้งอุปกรณ์ IC วางอุปกรณ์เซมิคอนดักเตอร์ที่ต้องการทดสอบบนแผ่นฉนวน และยึดด้วยอุปกรณ์จับยึดที่เข้ากันได้ โดยให้ขาหันขึ้นด้านบน ตรวจสอบให้แน่ใจว่าไม่มีการหลวมหรือการเบี่ยงเบน เพื่อหลีกเลี่ยงการรบกวนจากผลกระทบของการคายประจุที่เกิดจากการเคลื่อนที่ของอุปกรณ์ระหว่างการทดสอบ ขั้นตอนที่สองคือการปรับเทียบตำแหน่ง ปรับปุ่มแกน X/Y/Z 3 แกนของฐานเพื่อจัดตำแหน่งขาเป้าหมายให้อยู่ตรงใต้กึ่งกลางของโพรบทดสอบ โดยควบคุมความแม่นยำในการปรับเทียบตำแหน่งภายใน 0.1 มม. เพื่อให้เป็นไปตามข้อกำหนดข้อผิดพลาดในการกำหนดตำแหน่งของ JEDEC ขั้นตอนที่สามคือการใช้งานโพรบ เลื่อนโพรบด้วยตนเองไปยังตำแหน่งที่เคลื่อนที่ได้มากที่สุด และค่อยๆ ลดลงจนกระทั่งสัมผัสกับขาของอุปกรณ์ ต้องหลีกเลี่ยงการกดมากเกินไปซึ่งอาจทำให้ชิปเสียหาย หลังจากยืนยันการสัมผัสแล้ว ให้ดึงโพรบกลับไปยังตำแหน่งสแตนด์บาย และเว้นช่องว่างความปลอดภัย 5-10 มม. ระหว่างโพรบและขา ขั้นตอนที่สี่คือการตั้งค่าพารามิเตอร์ ตั้งค่าความเร็วในการเคลื่อนที่ของโพรบในแนวตั้งบนอินเทอร์เฟซแบบสัมผัส สำหรับชิปที่มีบรรจุภัณฑ์เปราะบาง แนะนำให้ใช้ความเร็ว 0.5-2 ซม./วินาที เพื่อป้องกันความเสียหายทางกลจากหัววัด ขั้นตอนที่ห้าคือการชาร์จด้วยไฟฟ้าสถิต ตั้งค่าแรงดันเป้าหมายบนแหล่งจ่ายไฟแรงสูงและทำการชาร์จแบบเหนี่ยวนำสนามไฟฟ้าบนอุปกรณ์ผ่านแผ่นเหนี่ยวนำแรงสูง รักษาเวลาการปรับสมดุลไว้ที่ 1-2 วินาที เพื่อให้ได้การกระจายประจุที่สมบูรณ์และสม่ำเสมอภายในอุปกรณ์ ขั้นตอนที่หกคือการทดสอบการคายประจุ เริ่มการเคลื่อนที่ลงของหัววัดอัตโนมัติ หัววัดจะสัมผัสกับขาของอุปกรณ์เพื่อกระตุ้นการคายประจุ CDM สัญญาณกระแสการคายประจุทันทีจะถูกส่งผ่านตัวลดทอนไปยังออสซิลโลสโคปด้วยอัตราการสุ่มตัวอย่างไม่ต่ำกว่า 1 GHz เพื่อบันทึกและเก็บรูปคลื่นพัลส์ระดับนาโนวินาที หลังจากคายประจุแบบขั้วเดียวบนขาหนึ่งแล้ว ให้สลับขั้วแรงสูงและขาเป้าหมายเพื่อทำการทดสอบความเครียดการคายประจุ CDM แบบบวกและลบแบบวนซ้ำบนทุกขา เมื่อการทดสอบเสร็จสิ้น ให้เปรียบเทียบพารามิเตอร์ทางไฟฟ้าและสถานะการทำงานของอุปกรณ์ก่อนและหลังการทดสอบ เพื่อกำหนดค่าความไวต่อไฟฟ้าสถิต CDM ของอุปกรณ์นั้น

คุณค่าในการประยุกต์ใช้ทางวิศวกรรมและข้อควรระวังในการทดสอบ

อุปกรณ์ทดสอบ CDM ESD สำหรับชิ้นส่วน IC มอบคุณค่ามากมายตลอดห่วงโซ่อุตสาหกรรมเซมิคอนดักเตอร์ ในขั้นตอนการวิจัยและพัฒนาชิป วิศวกรออกแบบสามารถใช้อุปกรณ์นี้เพื่อค้นหาจุดอ่อนที่ไวต่อ CDM ภายในชิปและเพิ่มประสิทธิภาพการออกแบบวงจรป้องกัน ESD บนชิป ในโรงงานบรรจุภัณฑ์ สามารถนำไปใช้ในการตรวจสอบขาเข้าและการคัดกรองความน่าเชื่อถือของผลิตภัณฑ์สำเร็จรูปเพื่อกำจัดผลิตภัณฑ์ที่มีความคลาดเคลื่อนของ CDM ไม่เพียงพอตั้งแต่เนิ่นๆ สำหรับชิปเกรดรถยนต์ที่ต้องการการรับรองมาตรฐาน ผลลัพธ์การทดสอบรองรับรายการรับรองต่างๆ เช่น AEC-Q100 ควรสังเกตว่าพัลส์การปล่อยประจุ CDM เป็นสัญญาณความเร็วสูงระดับพิโควินาทีถึงนาโนวินาที สายเคเบิล ตัวลดทอนสัญญาณ และแบนด์วิดท์ของออสซิลโลสโคปของระบบทดสอบทั้งหมดส่งผลโดยตรงต่อความแม่นยำของรูปคลื่น ในการทดสอบจริง ควรทำการสอบเทียบระบบอย่างสม่ำเสมอเพื่อรับประกันว่าข้อผิดพลาดของแรงดันไฟฟ้าและดัชนีรูปคลื่นกระแสไฟฟ้าเป็นไปตามข้อกำหนดมาตรฐาน อุปกรณ์ที่มีขนาดบรรจุภัณฑ์ใหญ่ขึ้นต้องใช้เวลาในการตั้งค่าการชาร์จที่นานขึ้นเพื่อให้มีการสะสมประจุที่เพียงพอ

สรุป

เนื่องจากขนาดของกระบวนการผลิตเซมิคอนดักเตอร์เล็กลงเรื่อยๆ ชั้นออกไซด์ของเกตในชิปจึงบางลง และวงจรรวมจึงมีความเสี่ยงต่อการถูกไฟฟ้าสถิตจาก CDM มากขึ้น CDM กลายเป็นสาเหตุสำคัญที่ทำให้ชิปเสียหาย อุปกรณ์ทดสอบ ESD สำหรับ CDM ในส่วนประกอบ IC สามารถจำลองสถานการณ์การคายประจุจากการสัมผัสอุปกรณ์ที่มีประจุในกระบวนการผลิตและการประกอบได้อย่างสมจริง และทำให้การทดสอบความไวต่อไฟฟ้าสถิตจาก CDM ในระดับส่วนประกอบมีความแม่นยำสูงและมีความน่าเชื่อถือสูง LISUN เครื่องจำลอง ESD-CDM เซมิคอนดักเตอร์ เครื่องมือนี้เอาชนะข้อจำกัดของเครื่องมือทดสอบ CDM แบบดั้งเดิม โครงสร้างฮาร์ดแวร์ ความแม่นยำในการควบคุม และการปฏิบัติตามมาตรฐาน สามารถตอบสนองความต้องการใช้งานจริงสำหรับการวิจัย การตรวจสอบคุณภาพ และการรับรองในอุตสาหกรรมเซมิคอนดักเตอร์ภายในประเทศ เมื่อทำการตรวจสอบความน่าเชื่อถือของวงจรรวม บริษัทควรให้ความสำคัญกับการทดสอบ CDM และรวมอุปกรณ์ทดสอบ CDM ESD สำหรับส่วนประกอบ IC เข้ากับระบบทดสอบความน่าเชื่อถือ ความล้มเหลวแฝงที่เกิดจากไฟฟ้าสถิต CDM สามารถหลีกเลี่ยงได้ในระดับส่วนประกอบ และสามารถปรับปรุงความน่าเชื่อถือโดยรวมของผลิตภัณฑ์วงจรรวมได้